ચિપ નિર્માણની નવી ક્રાંતિ: TSMCની CoWoS ટેક્નોલોજી શા માટે AI માટે અનિવાર્ય બની?

પેકેજિંગ હવે માત્ર રક્ષણાત્મક કવચ નથી: AI ક્રાંતિનો મુખ્ય પાયો

વિશ્વભરમાં આર્ટિફિશિયલ ઇન્ટેલિજન્સ (AI) માટે જરૂરી માળખાગત સુવિધાઓ ઊભી કરવાની સ્પર્ધા તેજ બની છે, ત્યારે સેમિકન્ડક્ટર ઉદ્યોગમાં અબજો ડૉલરનું રોકાણ એક એવા ક્ષેત્ર તરફ વળ્યું છે જેને અગાઉ ટેક્નોલોજી જગતમાં બહુ આકર્ષક માનવામાં આવતું નહોતું. આ ક્ષેત્ર એટલે અદ્યતન ચિપ પેકેજિંગ (advanced packaging). ભૂતકાળમાં પેકેજિંગનું મુખ્ય કામ માત્ર સિલિકોન ચિપનું બાહ્ય પરિબળોથી રક્ષણ કરવાનું અને તેને સર્કિટ બોર્ડ સાથે જોડવા માટે વિદ્યુત જોડાણો આપવા પૂરતું મર્યાદિત હતું. આજે તે વિશ્વના સૌથી શક્તિશાળી પ્રોસેસર્સના નિર્માણમાં સૌથી મોટી અડચણ એટલે કે બોટલનેક (bottleneck) બની ગયું છે.

ઇન્ટેલના ભૂતપૂર્વ ચીફ એક્ઝિક્યુટિવ અને હાલ પ્લેગ્રાઉન્ડ ગ્લોબલ (Playground Global)ના પાર્ટનર પેટ જેલસિંગરે તાઇપેઇમાં તાજેતરમાં જણાવ્યું હતું કે પેકેજિંગ હંમેશાં એક એવી બાબત રહી હતી જેની કોઈ ચિંતા કરતું નહોતું. પરંતુ હવે સ્થિતિ સંપૂર્ણપણે બદલાઈ ચૂકી છે. જેલસિંગરના અંદાજ મુજબ, આજના આધુનિક ગ્રાફિક્સ અને સેન્ટ્રલ પ્રોસેસિંગ યુનિટ્સમાં ૧૦ કે તેથી વધુ અને ક્યારેક ૨૦ જેટલી અલગ-અલગ ચિપ્સ એકસાથે જોડવામાં આવે છે. આ કારણે એક આખી ચિપ પ્રોડક્ટના કુલ મૂલ્યમાં અડધોઅડધ (૫૦ ટકા) હિસ્સો માત્ર અદ્યતન પેકેજિંગનો હોઈ શકે છે.

આ વૈશ્વિક દોડમાં તાઇવાનની અગ્રણી કંપની TSMC (Taiwan Semiconductor Manufacturing Company) તેની અત્યાધુનિક ચિપ-ઓન-વેફર-ઓન-સબસ્ટ્રેટ એટલે કે CoWoS પેકેજિંગ ટેક્નોલોજી સાથે બજારમાં સર્વોચ્ચ સ્થાન ધરાવે છે. બજાર સંશોધન સંસ્થા Yole Groupના અહેવાલ મુજબ, વર્ષ ૨૦૨૬માં પરંપરાગત પેકેજિંગની સરખામણીએ અદ્યતન પેકેજિંગમાંથી થતી આવક પ્રથમ વખત આગળ નીકળી જવાની ધારણા છે, અને આ ક્ષેત્રમાં મૂડી રોકાણ ૨૮ અબજ ડૉલર સુધી પહોંચવાની શક્યતા છે. AI પ્રોસેસર્સની અસાધારણ માંગને પહોંચી વળવા હાલ TSMCની પેકેજિંગ ક્ષમતા ટૂંકી પડી રહી છે, જેના કારણે અન્ય સેમિકન્ડક્ટર ઉત્પાદકો માટે નવી તકો ઊભી થઈ છે.

પરંપરાગત પેકેજિંગથી અદ્યતન પેકેજિંગ સુધીની સફર

સેમિકન્ડક્ટર ચિપ્સના ઇતિહાસમાં દાયકાઓ સુધી મૂરેનો નિયમ (Moore's Law) ચાલતો રહ્યો, જેમાં દર બે વર્ષે સિલિકોન ડાઇ (silicon die: પ્રોસેસરનો મૂળ ચોરસ ટુકડો) પર ટ્રાન્ઝિસ્ટરની સંખ્યા બમણી કરવાનો પ્રયાસ થતો હતો. ટ્રાન્ઝિસ્ટર (transistor) એટલે કે વીજપ્રવાહ નિયંત્રિત કરતા અતિ સૂક્ષ્મ સ્વિચ. પરંતુ હવે આ ટ્રાન્ઝિસ્ટરને વધુ નાના કરવા ટેક્નોલોજીકલ રીતે અત્યંત જટિલ અને ખર્ચાળ બન્યા છે. એક જ મોટી મોનોલિથિક (monolithic) ચિપ પર બધું સમાવવાથી ઉત્પાદનમાં ખામીઓ (yield degradation) વધે છે અને ખર્ચ બેહદ વધી જાય છે.

આ સમસ્યાના ઉકેલ રૂપે અદ્યતન પેકેજિંગ સામે આવ્યું છે, જે ફેબ્રિકેશન સુવિધા (fab) અને પરંપરાગત પેકેજિંગની વચ્ચેની કડી તરીકે કામ કરે છે. અદ્યતન પેકેજિંગ વિવિધ ઘટકોને એક જ ઉપકરણમાં જોડવાની મંજૂરી આપે છે. તેમાં વિજાતીય સંકલન (heterogeneous integration) શક્ય બને છે, જેમાં અદ્યતન નોડ્સ (process nodes) માત્ર કોર લોજિક પ્રોસેસર માટે વાપરવામાં આવે છે, જ્યારે એનાલોગ કે ઇનપુટ-આઉટપુટ (I/O) જેવા ઘટકો માટે જૂની અને સસ્તી ટેક્નોલોજીનો ઉપયોગ થાય છે. આ પદ્ધતિમાં મલ્ટી-ચિપ મોડ્યુલ્સ, ૨.૫D અને ૩D આઇસી (2.5D and 3D ICs), સિસ્ટમ-ઇન-પેકેજ અને ડાઇ સ્ટેકિંગ જેવી પદ્ધતિઓનો સમાવેશ થાય છે.

સિગ્નલોને એક ચિપથી બીજી ચિપ સુધી પહોંચવા માટે કાપવું પડતું અંતર ઘટાડીને અદ્યતન પેકેજિંગ કાર્યક્ષમતામાં ધરખમ વધારો કરે છે. ચિપલેટ્સ (chiplets: નાની વિશિષ્ટ ચિપ્સ) વચ્ચે ઉચ્ચ ગતિના જોડાણો આપવા માટે યુનિવર્સલ ચિપલેટ ઇન્ટરકનેક્ટ એક્સપ્રેસ (UCIe) જેવા વૈશ્વિક ધોરણો પણ વિકસાવવામાં આવ્યા છે. ઇન્ટેલ તેની સિલિકોન બ્રિજ આધારિત EMIB ટેક્નોલોજી વાપરે છે, જ્યારે TSMC સિલિકોન ઇન્ટરપોઝર આધારિત CoWoS આર્કિટેક્ચર પર વિશ્વાસ મૂકે છે.

CoWoS ટેક્નોલોજી કેવી રીતે કામ કરે છે?

TSMCની CoWoS (Chip-on-Wafer-on-Substrate) એ ૨.૫D પેકેજિંગ સોલ્યુશન છે. સરળ ભાષામાં સમજીએ તો, આ એક એવો બહુમાળી પુલ છે જેના પર પ્રોસેસિંગ ચિપ અને અતિ-ઝડપી મેમરી મોડ્યુલ્સને એકબીજાની બિલકુલ અડીને બેસાડવામાં આવે છે. સામાન્ય મધરબોર્ડ પર ચિપ અને મેમરી વચ્ચેના તાર લાંબા હોય છે, જેથી ડેટાના આવાગમનમાં સમય લાગે છે અને ઊર્જાનો વ્યય થાય છે. CoWoS આ અંતરને નહિવત બનાવી દે છે.

આ આર્કિટેક્ચરમાં સિલિકોન ઇન્ટરપોઝર (silicon interposer: ચિપ્સ વચ્ચે અત્યંત ઘનતાવાળા જોડાણો પૂરા પાડતું સિલિકોનનું મધ્યવર્તી સ્તર) પર મુખ્ય પ્રોસેસર (જેમ કે Nvidia કે AMDનું GPU) અને હાઇ-બેન્ડવિડ્થ મેમરી (HBM) ગોઠવવામાં આવે છે. સૂક્ષ્મ બમ્પ્સ (micro-bumps) દ્વારા આ ઘટકો ઇન્ટરપોઝર સાથે જોડાય છે, અને ઇન્ટરપોઝર પોતે થ્રુ-સિલિકોન વાયાસ (TSV: સિલિકોનમાંથી પસાર થતા ઊભા સુવાહક છિદ્રો) દ્વારા નીચેના મુખ્ય સબસ્ટ્રેટ સાથે જોડાય છે. આ વ્યવસ્થાથી પ્રચંડ માત્રામાં ડેટા સેકન્ડના અતિ સૂક્ષ્મ ભાગમાં પ્રોસેસર અને મેમરી વચ્ચે ફરી શકે છે, જે AI મોડલ્સની તાલીમ અને ગણતરી માટે જીવનરેખા સમાન છે.

બજારના આંકડા અને ઉત્પાદન ક્ષમતાની ખેંચતાણ

વિશ્વભરમાં Nvidia, AMD, Broadcom તેમજ પોતાના AI પ્રોસેસર્સ વિકસાવતી ક્લાઉડ કંપનીઓ TSMCની CoWoS ક્ષમતા પર સંપૂર્ણ નિર્ભર છે. પરંતુ વૈશ્વિક સ્તરે માંગ એટલી પ્રચંડ છે કે TSMC એકલા હાથે ઓર્ડર પૂરા કરી શકતી નથી. આ અછતના કારણે અન્ય કંપનીઓ અને સપ્લાયર્સ માટે નવા દરવાજા ખૂલ્યા છે.

ઉદ્યોગના સૂત્રોના જણાવ્યા અનુસાર, Nvidia તાઇવાનની ASE Technologyની પેટાકંપની સિલિકોનવેર પ્રિસિઝન ઇન્ડસ્ટ્રીઝ (SPIL) ખાતે CoWoS ક્ષમતા વધારવા માટે અબજો ડૉલરનું ધિરાણ પૂરું પાડી રહી છે. આ નાણાકીય સહાયથી નવી ફેક્ટરીઓ અને પેકેજિંગ ઉપકરણો સ્થાપવામાં આવી રહ્યા છે. બીજી તરફ AMD કંપનીએ પણ સમગ્ર તાઇવાનના સેમિકન્ડક્ટર ઉદ્યોગમાં ૧૦ અબજ ડૉલરથી વધુના રોકાણની જાહેરાત કરી છે, જેમાં ASE, SPIL અને Powertech સાથેની ભાગીદારીઓ સામેલ છે.

AMDના ચીફ એક્ઝિક્યુટિવ લિસા સુએ તાઇપેઇમાં રોઇટર્સને જણાવ્યું હતું કે ઉચ્ચ પ્રદર્શનવાળા કમ્પ્યુટિંગ માટે CoWoS અને અદ્યતન પેકેજિંગ અતિ મહત્વપૂર્ણ છે અને ઉદ્યોગને એકંદરે ઘણી વધારે પેકેજિંગ ક્ષમતાની તાતી જરૂરિયાત છે.

પેનલ-લેવલ પેકેજિંગ: TSMC સિવાયના નવા વિકલ્પો

TSMCની અછતને લીધે તાઇવાનની નાની સપ્લાયર કંપની Powertech Technology (PTI) જેવી સંસ્થાઓ માટે મોટી તક ઊભી થઈ છે. કંપનીના ચેરમેન ડી. કે. ત્સાઈએ જણાવ્યું હતું કે દરેક વ્યક્તિ TSMC સિવાયનો વિકલ્પ શોધી રહી છે અને કોઈ તેના પર સંપૂર્ણ નિર્ભર રહેવા માંગતું નથી. Powertech હવે પેનલ-લેવલ પેકેજિંગ (panel-level packaging) પર ધ્યાન કેન્દ્રિત કરી રહી છે.

પરંપરાગત રીતે સિલિકોન વેફર ગોળ (round wafer) હોય છે, જેના કિનારાઓ પર જગ્યાનો બગાડ થાય છે. પેનલ-લેવલ પેકેજિંગમાં ગોળ વેફરને બદલે વિશાળ લંબચોરસ પેનલ્સનો ઉપયોગ થાય છે. આ પદ્ધતિથી એક જ વખતના ઉત્પાદન રાઉન્ડમાં ઘણી વધારે ચિપ્સ પેક કરી શકાય છે અને સામગ્રીનો બગાડ ઘણો ઓછો થાય છે. Microsoft Azureના હાર્ડવેર વડા રાની બોરકરે પણ પુષ્ટિ કરી છે કે મોટી AI ચિપ્સ માટે પેનલ પેકેજિંગ સામગ્રીનો બગાડ ઘટાડવામાં મદદરૂપ છે.

Powertech આ ટેક્નોલોજી વિકસાવવા AMD અને Broadcom સાથે કામ કરી રહી છે અને સિંગાપુરમાં Broadcom સાથે મળીને અદ્યતન પેકેજિંગ જોઈન્ટ વેન્ચરમાં ૪૦૦ મિલિયન ડૉલરનું રોકાણ કરવાની યોજના ધરાવે છે, જ્યાં ૨૦૨૮ સુધીમાં ઉત્પાદન શરૂ થઈ શકે છે. તેની સામે સ્પર્ધા કરવા TSMC પણ પોતાની પેનલ ટેક્નોલોજી CoPoS (chip-on-panel-on-substrate) વિકસાવી રહી છે અને તેની પાયલોટ લાઇન તૈયાર કરી ચૂકી છે, જોકે હાલમાં CoWoS જ તેનું મુખ્ય હથિયાર છે.

ટોક્યો ઇલેક્ટ્રોન તાઇવાનના પ્રમુખ સીજી નાકામા અને અમેરિકન સાધન નિર્માતા એપ્લાઇડ મટિરિયલ્સ (Applied Materials)ના વાઇસ પ્રેસિડેન્ટ શ્રી કેસાપ્રગડાના જણાવ્યા મુજબ, સેમિકન્ડક્ટર સાધનો બનાવતી કંપનીઓ માટે પણ અદ્યતન પેકેજિંગ આગામી ૩ થી ૫ વર્ષમાં એક વિશાળ બજાર બનીને ઊભરી રહ્યું છે.

TSMCનો ઇતિહાસ અને વૈશ્વિક સેમિકન્ડક્ટર પ્રભુત્વ

આજે અદ્યતન પેકેજિંગમાં અગ્રેસર રહેલી TSMCની સ્થાપના ૧૯૮૭માં તાઇવાનના શિનચુ સાયન્સ પાર્ક (Hsinchu Science Park) ખાતે થઈ હતી. મોરિસ ચાંગ (Morris Chang) દ્વારા સ્થાપિત આ કંપની વિશ્વની પ્રથમ સમર્પિત કોન્ટ્રાક્ટ ચિપમેકર (foundry) હતી. તાઇવાન સરકારે ૪૮.૩ ટકા પ્રારંભિક મૂડી આપી હતી, જ્યારે ડચ કંપની Philipsએ ૫૮ મિલિયન ડૉલરનું રોકાણ કરીને ૨૭.૬ ટકા હિસ્સો લીધો હતો અને ટેક્નોલોજી ટ્રાન્સફર કરી હતી.

આજે TSMC વૈશ્વિક ફાઉન્ડ્રી બજારમાં આશરે ૭૦ ટકા હિસ્સો ધરાવે છે અને વર્ષ ૨૦૨૬ સુધીમાં બિન-અમેરિકન કંપનીઓમાં માર્કેટ કેપિટલાઇઝેશનમાં ટોચનું સ્થાન ધરાવતી હતી. ૨૦૨૨માં તાઇવાનની ઇન્ટિગ્રેટેડ સર્કિટ નિકાસ ૧૮૪ અબજ ડૉલર હતી, જે તાઇવાનના જીડીપીના લગભગ ૨૫ ટકા જેટલી થાય છે. કંપની ૨ માઇક્રોનથી લઈને ૩ નેનોમીટર અને ૨૦૨૫ સુધીમાં ૨ નેનોમીટરના પ્રોસેસર્સ બનાવવાની ક્ષમતા ધરાવે છે.

વૈશ્વિક સપ્લાય ચેઇનમાં સંભવિત વિક્ષેપ અને ભૌગોલિક રાજકીય જોખમો ટાળવા TSMCએ જાપાનના કુમામોટો ખાતે ૮.૬ અબજ ડૉલરના ખર્ચે JASM ફેબ અને અમેરિકાના એરિઝોનામાં ૧૨ અબજ ડૉલરના રોકાણ સાથે નવા કારખાનાઓ સ્થાપવાનું શરૂ કર્યું છે. જોકે, અદ્યતન CoWoS પેકેજિંગ ક્ષમતા મોટાભાગે હજુ પણ તાઇવાનમાં જ કેન્દ્રિત હોવાથી તે વૈશ્વિક AI અર્થતંત્રનું સૌથી સંવેદનશીલ કેન્દ્ર બની રહી છે.